tips:

1. e203_defines.v需设置为global include，type设置为verilog header
2. config.v中需要添加 `define FPGA_SOURCE 语句，未添加时仿真报错
3. 仿真时间需设置长一点，不然pc不会跳转
4. x3寄存器值为X，因为ITCM中没有程序执行

具体步骤：

【竞赛分享】利用vivado实现对e200_opensource 蜂鸟E203一代的仿真_全国大学生集成电路创新创业大赛_RISC-V论坛讨论_RISC-V MCU中文社区

利用 NucleiStudio IDE 和 vivado 进行软硬件联合仿真：

技术分享--利用 NucleiStudio IDE 和 vivado 进行软硬件联合仿真_全国大学生集成电路创新创业大赛_RISC-V论坛讨论_RISC-V MCU中文社区

编译后生成.verilog文件需要进行如下设置：

选择当前项目的properties->C/C++ Build->Settings->Build Steps->Post-build steps 增加如下命令：

riscv-nuclei-elf-objcopy -O verilog "${BuildArtifactFileBaseName}.elf" "${BuildArtifactFileBaseName}.verilog";sed -i 's/@800/@000/g' "${BuildArtifactFileBaseName}.verilog"; sed -i 's/@00002FB8/@00002000/g' "${BuildArtifactFileBaseName}.verilog";

用 IDE生成HelloWorld.verilog文件并写入tb.top.v,编译后结果如图：

Tcl窗口中打印出了20个Hello World

3X3 矩阵求行列和硬件加速