Vitis AI 开发环境可在赛灵思硬件平台上加速 AI 推断,包括边缘器件和 Alveo 加速器卡。此环境由经过最优化的 IP核、工具、库、模型和设计示例组成。其设计以高效和易用为核心,旨在通过赛灵思 FPGA 和自适应计算加速平台(ACAP) 来充分发掘 AI 加速的全部潜能。它可通过将底层 FPGA 和 ACAP 的繁复细节加以抽象化,帮助不具备 FPGA知识的用户轻松开发深度学习推断应用。

Vitis AI 堆栈
Vitis AI 具有如下功能特性:
PS:关于模型剪枝,参见:
深度学习处理器 (DPU) 是一个专为深度神经网络而优化的可编程引擎。它由一组可参数化的IP核组成,这些IP核在硬件上预实现,且无需布局布线。
Note:Vitis 流程中会生成配置文件 arch.json。arch.json 文件可供 Vitis AI 编译器用于模型编译。一旦 DPU 配置发生修改,就必须生成新的 arch.json。并且必须使用新的 arch.json 文件重新生成模型。
Vitis AI 能为赛灵思器件提供不同的DPU。