基础知识

入门资料

VCS才是仿真工具，能编译产生fsdb等仿真文件，而verdi只是一个波形查看器。VSC和verdi都是sysnopsys家的因此很适合配合使用。vivado中使用的仿真器其实是同时完成了上述内容。

这篇文章入门足够了，建议先跑一遍这个博客，熟悉仿真流程

上面这个博客没有analysis，直接就用vcs指令执行了编译，这不是正规的流程，一般要先使用analysis检查语法以及导入ip库等

VCS user guide, 关于VCS的使用网上各种博客讲的都很烂，建议把这本书elaborate前的内容全部看一遍

VCS user guide, 关于VCS的使用网上各种博客讲的都很烂，建议把这本书elaborate前的内容全部看一遍

仿真过程记得经常ctrl+f查看user guide中的指令，尤其是一些参数配置

仿真流程

1. analysis .v 文件：分析代码语法以及结构有没有问 [vlogna + ...]
2. elaborate .v文件 生成二进制可执行文件simv，用于执行仿真 [vcs + ....]
3. simv 这一步是执行simv文件然后生成可以查看的波形文件比如.fsdb文件 [simv + ...] 或者 [vcs -r....]
4. 使用波形查看器比如verdi查看[verdi]

工程缓存

使用DW库仿真说明

下面的指令都能在上面的user guide里面找到，建议使用前对照user guide里面的说明进行理解

run.tcl

Analysis

导入DW库这一步是在analysis 这一步进行的，使用下面的语句添加.v文件以及导入DW 库，vlogan表示我们使用的是verilog文件而不是VHDL