使用VCS对电路进行后仿真_孜孜不倦-CSDN博客
- 直接进行形式验证
- 写sdf文件
- 进行后仿真
max-fanout和max-cap的设置主要是考虑时序违例
max_transition,综合时需要考虑的逻辑DRC
max_transition和max_cap的violation如何修复 - 后端讨论区 - EETOP 创芯网论坛 (原名：电子顶级开发网) -
网表的截图就是.v文件的截图，顶层模块的截图
后仿真
使用VCS对电路进行后仿真_孜孜不倦-CSDN博客
DC综合后处理（查看生成的网表和报告）_sinat_29862967的博客-CSDN博客_dc综合报告怎么看